富士通研究所、CPU間通信向け56Gbps受信回路を開発
富士通研究所は、次世代サーバに搭載されるCPUなどのチップ間データ通信において、世界最高速である毎秒56ギガビット(Gbps)の高速データを受信可能な受信回路を開発した。
近年、サーバのデータ処理能力を向上させるため、CPUの高性能化とともに、CPUなどのチップ間のデータ通信速度の高速化が求められているが、受信時に劣化した信号波形を補正する回路の処理能力向上が課題であった。
今回、受信信号の品質劣化を補償する回路に対して、新たなアーキテクチャーである先読み回路を適用し、並列処理を実現して回路の動作周波数を高め、従来の2倍の高速動作を実現。
同技術により、次世代サーバやスーパーコンピュータなどの高性能化が期待される。
前後の記事
記事バックナンバー
- [通信・端末]富士通研究所、CPU間通信向け56Gbps受信回路を開発 2014/06/16 月曜日